先进的芯片设计分析和签核解决方案
HeXin持续创新，解决芯片先进制造工艺节点中日益增多的设计复杂性、规模和设计规则等难题，加快设计收敛。HeXin 的签核解决方案提供静态时序、信号完整性、噪声和功耗等全面的设计分析，使芯片后端设计团队有把握实现最大化的性能-功耗-面积 (PPA) 潜力，通过极其快捷的路径完成设计收敛
高精度 High Accuracy
独立研发的基础延时，串扰延时和信号完整性计算引擎，使用AI动态校准技术，使得HeXin工具套件的分析结果在成熟和先进工艺下均真实可信
- 改进型电压源高效模型+复合电流源精准模型的门级延迟计算
- 对于先进工艺节点使用波形模拟技术以及基于统计模型的片上变异分析技术
- 基于Arnoldi的互连线延迟算法，支持多值SPEF格式
- 支持PVT多维度的Scaling library算法，延迟计算可在任意电压和温度设定下进行
高性能 Capacity and Performance
大量使用创新的内存管理设计和多线程并行方案，对于单场景有效使用单计算节点中的内存和多核资源，多场景模式下支持分布式计算机制
- 极致优化的网表和其他时序数据结构设计使得单位元件的内存占有量远低于行业现有工具
- 硬件加速算法突破传统CPU软件架构性能瓶颈
- 增量式GBA减少网表变化(例如ECO)或约束变化产生的时序更新时间
- 多种层次化时序分析方法，加速超大规模芯片时序收敛周期
低悲观 Pessimism Reducation
常规的Graph-Based时序分析方法过于保守，例如转换时间合并，变异合并和公共时钟路径带来的悲观。HeXin开发了多种高效的悲观移除技术来加快设计收敛
- 高并发的穷尽式PBA算法，帮助设计人员快速获取时序路径上准确的转换时间和时序余量
- 创新的公共时钟路径悲观移除(CPPR)算法，以最小的内存代价增加时序余量
- 基于时序窗口的SI分析机制，避免过于悲观的互连线耦合延迟
